


コラムA SDCファイルでタイミングコンストレイン

QuartusのTiming Analyzerでタイミング・コンストレインを行います。これによってQuartusに入力クロックの周期などを伝えます。この作業を怠ると回路を追加するたびに動作が不安定になる場合があります。

入力クロックはCLK、PCLKの2つあります。コンストレインによりそれらの周期(20ns、40ns)をQuartusに伝えると、論理合成の結果はそれらを考慮に入れたものになります(図A-02)。

CNN推論回路のような大きな回路を追加する際は必ず入力クロックをコンストレインしましょう。

逆に、小規模な回路なら必ずしもコンストレインは必要ではありません。



図A-02